|
Q1：由於許多IC使用者使用SIMPLIS/SIMetrix軟體為使用者創造IC的SIMPLIS模型，如何 在不提供任何智慧財產權之情形下，可藉由揭露IC設計讓使用者了解模擬模型細節？ A1：可針對模型設定密碼，讓其他使用者可以利用SIMPLIS軟體做模擬，但是無法針對模擬 模型讀取任何細節資料。
Q2：如何得到更多可利用的PSU控制元件？ A2：PSU控制模型在SPICE和SIMPLIS之間，通常需要不同通道塑造；實際上在SIMPLIS建 立您所擁有的PSU控制模型是相當容易地，只要使用已建構的資料庫即可。
Q3：如何從IsSpice或HSpice轉換元件到SIMPLIS？ A3：因為IsSpice或HSpice模型是一個SPICE模型，因此無法輸入IsSpice PSU控制模型運作 於SIMPLIS。原則上SIMPLIS無法直接支援HSpice模型，SIMPLIS/SIMetrix可轉換 SPICE模型到SIMPLIS模型為BJTs、二極管、齊納二極管和MOSFETS。 SIMetrix Spice得以支援許多的HSpice模型；當HSpice資料庫成分被改變之後，其電路 可以載入SIMetrix。針對SIMPLIS，以OP放大器為例，最好的方法是使用參數化OP放 大器模型和插入適當的參數值在模型中。
Q4：為何部份使用者無法看到〝Select Simulator〞功能 (如下圖所示)?
A4：當使用者安裝程式，使用者可在只要SIMetrix或SIMetrix和SIMPLIS之間做選擇。目前 遇到的問題是使用者選擇只安裝SIMetrix，假如使用者重新執行安裝程式並且選擇 "Modify"選項，如此一來就能夠增加SIMPLIS。
Q5：操作SIMPLIS時，軟體視窗出現下列錯誤訊息畫面。
A5：此錯誤訊息畫面的產生原因是在SIMetrix下，當使用者選取元件時，使用者已經選擇元 件做為SIMetrix元件，然後使用者要再改變選擇到SIMPLIS時，會發生此一問題。使用 者須從SIMPLIS元件表單上重新選擇新的SIMPLIS元件來替換被標示為不相容的元件， 即可改善此一情形。
Q6：關於SIMPLIS V5.6版本是否有新增的資料庫? A6：SIMPLIS V5.6軟體版本有新版先進數位元件的資料庫，透過下列圖示可找到它的路徑位 置。
Q7：當SIMPLIS/SIMetrix軟體在運作的時候，會佔用4GB左右的硬碟空間，但是將軟體關閉 之後，佔用硬碟空間的相關數據資料會自動消失，硬碟空間會恢復，這個情況是正常的 嗎?是否有方法能夠改善此一現象? A7：通常SIMPLIS/SIMetrix軟體的安裝需要大約100MB的硬碟空間，如果使用者執行龐大且 長期的模擬，同時選擇儲存大量的數據資料，SIMPLIS軟體將會消耗4~10GB的硬碟空 間；只要透過選擇儲存〝Probes Only〞(如下圖)，即可將檔案儲存為較合理的大小，進 而有效減少數據資料佔用的硬體空間。
 Q8：開始執行SIMPLIS時，軟體視窗卻出現下列訊息畫面， FLEXible License Manager顯示 License server system does not support this feature訊息。
 A8：此一訊息意謂著使用者嘗試以新的license搭配V5.5軟體版本使用；不過由於軟體版本 太舊，配合新的license，使用者必須將軟體版本升級為V5.6或V 6.0版本，方能正常執 行此一軟體。
Q9：如何改善模擬時的收斂問題? A9： 1. 開關元件之觸發波型產生器上升/下降時間不應為0，可設定為1p。
2. 考慮電容及電感之雜散電阻，於電容上串聯1mohm，於電感2端上並聯10Mohm。
3. 考慮電容及電感之初始IC值。
4. 先完成時域暫態分析，才進行AC頻域分析。
5. POP 分析，Max period應設定大於切換周期(建議大於5倍)。
Q10：如何新建模組並於電路中使用? A10：建議參考下列步驟進行模組建立
Q11：SIMPLIS強力推薦使用的DVM，其特點為何? A11：1.使用者可變動電路參數。
2. 同時在多種狀態下進行模擬測試(暫態、周期工作點及交流分析)。
3. 模擬結束後自動跑出分析結果，可比較期望標準值。
Q12：如何在Altium中使用SIMetrix/SIMPLIS? A12：在Altium Designer中使用SIMetrix/SIMPLIS前，使用者需要先確認SIMetrix/SIMPLIS安 裝位置 ˙選擇DXP >> Reference指令，隨後帶出Preference對話框
˙於Simulation資料夾下方中點選SIMetrix Interface
˙鍵入位於SIMetrix/SIMPLIS安裝位址之路徑或點選來自動偵測檔案位置
˙選項『清除現有圖表以及在執行一個新的模擬checkbox前歸類資料』核取方塊中可 控制 不論是清除SIMetrix/SIMPLIS波形觀測器中的最後 執行結果或是讓在最上層中執行結 果。 選項『代替Altium Designer於SIMetrix顯示圖表』核取方塊可讓您選擇使用SIMetrix 波形觀測器來代替Altium Designer。 當您想要從Altium Designer中產生SIMetrix或SIMPLIS netlist則必須點選此功能，否則 當您在SIMetrix/SIMPLIS執行實並不會出現產生的netlist。 上述兩種核取方塊都可以 系統默認值來執行。
Q13 :當MOSFET在ON/OFF狀態下如何計算Switch loss?可以透過何種方法計算在39.83506m 和39.83514m之間的區域範圍(如橘色部分)?如下圖所示，紅色曲線是電壓，綠色曲線是 電流，藍色曲線是兩者的相乘結果。
A13： 1.首先，放置功率探棒在電晶體開關的其中一端
 2.執行POP穩態模擬(POP steady-state simulation) 3.開啟waveform viewer的游標，並將游標放置於您所想放的位置(時間點) 4.選到相應的功率波形—Power(Q1)，接著點擊Measure | More Functions | Mean
然後選擇
 將會使使用者量測到在時間區間內Q1的功率耗損。其中兩游標之間的間隔可決定時間時間區間的長短。
Q14：使用從SIMPLIS的蒙地卡羅模擬後，該如何得知每一次模擬所使用的元件參數? A14：下列舉例說明如何得知蒙地卡羅分析所使用的元件參數： 1.當系統建立完成後，首先進行第一次的蒙地卡羅模擬。點選Monte Carlo->Setup Monte Carlo...，設定完Numpber of Monte Carlo Step後，點選run以進行蒙地卡羅模擬。(此範例設定Numpber of Monte Carlo Step為4，一個探棒將得到四個波形)
下圖為模擬結果(波形數量即為模擬前設定的Number of Monte Carlo Step)，對於此結果，我們無法直接得知每個波形所用的原件參數。
 2.點選到輸出波形的視窗後，點選Curves->Toggle On/Off。
 輸出波形的座標軸上出現兩組虛線(較短虛線、較長虛線)，兩種虛線皆可拖曳，可將虛線交點拖曳至其中一波形上。若使用者想知道左方數來第三個波形(見下圖)所使用的元件參數，將較短虛線交點拖曳至該波形上。
點選Cursors->Show Curve Info，此時command shell將顯示該波形的資訊，找到Run number(此案例Run number為3)。
3.點選到Schematic視窗，點選Monte Carlo->View Log File，可由Log File 視窗找到所有蒙地卡羅模擬的模擬次數、變數名稱及相應的設定值。找到Run:3，後方顯示的數據，即為蒙地卡羅模擬第三次的模擬結果，對應到先前較短虛線交點所坐落的波形。
 Q15：為何使用parse_and_manage_global_nets.sxscr檔案卻出現Netlist parsing has begun的錯誤 訊息? A15：SIMPLIS V8.0版本已建立可支援PDN parsing，可經由下列路徑設定Tools > Parse PDN  Netlist，透過此一方法使用者不需要自行管理scripts。
Q16：透過輸出的資料，發現表格內的時隙不相等，為何有些資料數值是相同的?如何設定相 同的時隙?
 time | V(VOUT_CORE) | V(VOUT_RF) | I(I(L1-P)) | 0.000000000E+00 | 1.203494478 | 1.503348377 | -0.05990529 | 7.508500000E-14 | 1.203494478 | 1.503348376 | -0.05990509 | 7.508500000E-14 | 1.203494478 | 1.503348376 | -0.05990509 | 2.207500000E-11 | 1.203494698 | 1.503348045 | -0.05984768 |
A16：SIMPLIS軟體不採取相等時間步驟，可採取最佳時間步驟，取決於電路如何快速改變。 因此，SIMPLIS可採取較小時間步驟當事情快速發生時，以及較大時間步驟當事情緩 慢發生時。 當時間步驟必須是相等的，SIMPLIS可緩慢運作，因為那將意味著在模擬過程中，時 間步驟將總是需要相等對需要的最小時間步驟。
Q17：SIMPLIS VH Module的功能? A17：SIMPLIS VH module可讓SIMPLIS與Verilog HDL進行共同模擬(co-simulation)。能以 Verilog HDL code取代任意數量的SIMPLIS電路。選擇Help/SIMPLIS Documentation，找 到SIMPLIS VH - Verilog HDL Co-simulation with SIMPLIS – Introduction的內容，包含了 相關的訊息，例如symbol的創造、探測Verilog HDL modules內部等訊息。 我們日後將提供Digital PWM controller modeled的範例，包含SIMPLIS版本與Verilog HDL版本。 SIMPLIS VH是SIMetrix/SIMPLIS Pro或Elite版本的額外附加功能，相關連結請參考: Q18：使用者透過網頁下載範例檔案simplis_100_SystemDesigner_dpwm_example.zip，卻在模擬 時出現下列資料，無法進行模擬?
 A18：此問題為使用者下載壓縮檔後，只移動了.sxsch schematic檔案，必須同時複製.system designer檔案到.sxsch systemdesigner示意圖同一目錄中，才能進行模擬。
Q19：SIMPLIS軟體是否能夠連接TI-DSP?自動產生C Source Code?下載到C2000 Series Chip?
A19：SIMPLIS軟體有TI Piccolo DSP ePWMs的SystemDesigner model，此一model位置如下圖 所示:
 在現階段並沒有自動產生Source code功能，目前能夠提供的是SystemDesigner功能，可 以很容易地去寫C-code在SystemDesigner原理圖基礎上。
Q20：使用者在使用V7.2l版本時，發現 此版本未支援“Define Snapshots”功能，圖示如下：
A20：SIMetrix snapshot功能是v7.2 Eltie版本特點，在V8.0版是Pro 版本特點，使用者必須確  認實際使用版本，若要進行合用版本升級，必須確認既有License仍在維護期間內。
Q21：是否有功能可模擬多個*sxsch檔案?是否能夠針對同一個電路檔案進行不同類型元件之 更換測試?除了測量單一元件不同數值之外，還能測試出該電路位置最適合的元件型號? A21：目前沒有功能可同時針對多個 .sxsch檔案進行模擬。DVM功能、蒙地卡羅分析、多重 步階分析，可針對電壓源、電流源、電阻、電感、電容等元件進行不同參數的掃描分 析，測得該電路下最適合的元件;但無法針對主動式元件或開關元件適用。
Q22：使用者是否可自行進行元件加密工作? A22：於維護期間內的使用者享有加密服務，SIMPLIS原廠針對個別使用者提供帳號密碼， 可在原廠網站自行加密元件。 SIMPLIS原廠網站已啟動了自助加密服務功能(self-service encryption)，使用者中任何一 個 full version的使用者，可從網站收到一個安全登入(secure login)以及帳號密碼，不需 透過原廠協助，就可自行使用加密功能。加密後的子電路可被任何full version的使用 者利用，但無法被試用版的使用者利用。 上網申請後，可由online help menu得知細節，請參考網址：
Q23：為了查看電壓和電流值接負載的變化，SIMPLIS軟體是否有小時間刻度和緩慢顯示功
能? A23：SIMPLIS軟體有Snapshot功能可模擬這些系統行為，此問題是其中一種在管理長時間 的模擬所產生的數據量。
Q24：透過設定Snapshot parameters(如下圖)，為何模擬結果不如預期?是否遺漏重要參數設定? 如何得知正確的配置參數分別在時間刻度 50us/div和從開始到停止的動態變化?
 A24：為了設定snap shot feature、了解如何設定Start Saving Data以及開始繪製資料參數，建 議重新閱讀功能說明。 以此問題為例，建議將snapshots的數值設為11，不要勾選Force New Analysis ； 同時執行三個模擬。第一個是從0~200us，第二個是從200us~400us，第三個是從400us 至600us；以下是每個模擬分別對應的分析敘述：
 下列波形圖是三個模擬的所有結果： 將三個模擬的結果貼齊，將可以得到相同的結果：
 每個模擬的時間長度只有200us。但藉由snapshot feature，第二個模擬波形起點緊接在第一個模擬波形終點。同樣的，第三個模擬波形起點緊接在第二個模擬波形終點。
Q25：針對相同的.sxsch檔案，為何在V7.2版可順利使用，在V8.0 版本使用卻出現下列錯誤訊息?
 A25：請透過Help / Check for Updates，確認已更新至最新版本。
Q26：是否能夠轉換S參數到SIMPLIS model? A26：由於SIMPLIS軟體是 time domain simulator，S 參數是 frequency domain，無法轉換使用。
Q27：如何轉換Spice model 檔案和自動產生SIMPLIS符號? A27：選擇Tools/Parse PDN NetList
在跳出的介面中，選擇要轉換的檔案，輸出檔案的欄位將會有預設名稱及路徑，可依 使用者自行設定。
完成model的建立後，可選擇 File/Model Library/Associate Models and Symbols...
於彈出的視窗找到先前轉換完成的model，並可於此視窗編輯Symbol。
Q28：SIMPLIS的電容、電感元件中沒有提供溫度參數，如何在SIMPLIS軟體中，將溫度納 入電容、電感元件參數? A28：SIMPLIS不像Spice，擁有明確的溫度變數；然而，使用者可以依靠創造一個表示式， 並個元件函數的其中一個變數指定為溫度變數。通常，使用者會直接將元件函數值 設定為最差數值。然而，創造一個表示式，處理溫度的效應，是非常直接了當的方法。 舉例而言，電容的函數值將會是{C_val*Tempcoef_C_val*Temprise}，其中， C_val是電容值(電容容量)，Tempcoef是電容的溫度係數，而Temprise是元件周圍溫度 提升值。
Q29：是否有相關文件說明如何設定 “Choose SIMPLIS Analysis” (e.g. POP condition)? A29：建議使用者從SIMPLIS教學以及閱讀SIMPLIS高級訓練的Modules1與Module2內
Q30：是否可在flyback converter或非線性狀況下使用SIMetrix進行波德圖分析?如何取得穩定 狀態下的波德圖? A30：目前使用Spice核心的SIMetrix進行交流分析(波德圖分析)，唯一方法是先推導平均模 型後再用Spice解方程式。以實際情況來看，SIMPLIS目前是唯一可非常快速找到穩態 後做交流分析的工具，例如用於波德圖、輸入/輸出阻抗，SIMPLIS目前正是為了此目 的而設計出來。
Q31：假如模擬停止時間是20ms，當在10ms按下暫停，然後更換某些元件數值或增加其他 的元件之後再繼續從10ms模擬，最後模擬結果將會是原始的元件參數或是暫停後的變 動參數? A31：按下暫停鈕將可使模擬暫停，但於此期間，將無法進行任何會改變此次模擬結果的動 作(例如:電路圖的元件參數修正、改變電路架構)。於模擬暫停的期間，可編輯電路圖 (schematic)但電路圖的變更對於這一次的模擬將不會生效，除非在電路圖變更完後重新 一次新的模擬。此外，當模擬正在執行時，重新執行模擬，將不會對電路圖造成改變。
Q32：為什麼POP分析失敗卻依然有輸出波形?此一結果是準確的?是否需要調整任何參數? A32：取決於使用者如何設定POP analysis。若SIMPLIS的POP分析失敗，使用者可以進行 transient analysis。下方所示，是使用者經選擇的選項:
 建議使用者閱讀下列關於POP運作方式的訊息，
公倍數。 http://simplistechnologies.com/documentation/simplis/index.htm#ast_02/topics/2_2_4_circuits_which_cause_pop_to_fail.htm
Q33：當要在電路上增加元件時，卻出現訊息提到無法在資料庫找到需要的符號(如下圖)?
 A33：下圖是7.20i版本所得到的symbol，正常情形下都會有symbol。請確認所用的 SIMetrix/SIMPLIS是否為最新版本。若非最新版本，請點擊Help | Check for Updates 。 若無法更新，必須自行建立symbol。
Q34：是否有 Amorphous Core SIMPLIS model (BH curve simplis model )? A34：關於這方面我們做得非常好，然而作磁放大器模擬的人很少，以至於我們沒有嘗試進 行鐵心特性曲線的自動化處理。
Q35：關於 .param的指令用法問題，若將C4設其參數為Cx，而C2為Cx*0.9，為何將指令按 F11打在下面的欄位，卻執行失敗? A35：在F11視窗下定義Cx，可使模擬正常運作。 在SIMetrix的F11視窗中，定義參數時使用 .param ；而在SIMPLIS的F11視窗中，定 義參數時使用 .var 。
Q36：如何在AC 分析操作加、減、乘、除功能?
 A36：由於SIMPLIS所有類型的模擬(traisent analysis 、 AC analysis 、 POP analysis)是基於time- domain而進行，再從time-domain所得到的結果進行其他分析，使用者可藉由使用Plot commands的功能，達到兩個輸出波形的相加法、減法、乘法運算(依使用者而定)，如 下圖所示： 其功能的原理，是將輸出波形的數值直接做加法、減法、乘法的運算，合成一個新的波形。雖然對於AC分析的輸出波形適用，但經過運算後的波形則完全失去了AC分析的意義。此處將舉一個對AC分析作運算的例子，下圖為兩個buck電路的AC兩個分析結果，這兩個電路唯一差異是使用不同的電容參數，使得phase與gain有所不同。
選擇將兩次模擬的相位部分相加，如下圖所示： 
兩次AC分析的相位相加的結果如下所示： 從結果可發現，兩相位波形被相加而成為一個新的相位波形，其角度範圍約從0度至負360，此結果對於AC分析無任何幫助。
Q37：如何進行multi-dimensional multi-step analysis? A37：若使用者想做三維度的multi-step analysis，必須先進行一個單一維度的multi-step analysis 範例:
在這個範例中，將為元件參數RLOAD新增數值表。 
執行Multi-Step analysis
一旦模擬完成，將會在電路檔案的同一目錄下，衍生一個新的script file，找到這個script file(會與電路檔案名稱相同，但負檔名為.script)
用text editor開啟這個檔案: 
手動增加想要進行multi-step analysis的變數(維度)，並且注意格式。
確認格式與下圖的格式一致。
依照下方指示，執行multi-step。
注意:圖形使用者介面(GUI,Graphical User Interface)只能執行單一參數(維度)的multi-step analysis，因此直到使用者重新為.sxscf file命命名之前，再也無法使用GUI。
警告:所有的模擬次數，即是所有元件數值互相搭配組合的數量。在這個範例中，將會有3x2x2=12(次)模擬。模擬將進行得非迅速，因此請依照使用者的需求，適當設定各個元件的數值表。
Q38：如何改變 input AC voltage? A38：標記輸入電壓源後，點擊滑鼠右鍵，接著選擇 Edit | Add Properties。
接著為使用者分析的項目增一個參數名稱。
Q39：如何使用multi-core function有效節省模擬時間? 關於蒙地卡羅Multi-core的設定方式如下: 1)選擇 Monte Carlo/Setup Monte Carlo... 2)於介面設定Multi-core的數量
(注意:無論蒙地卡羅或多重步階分析時，Number of cores無法超過該電腦的Number of physical cores)multi-core的模擬方式，適合用於並列式事件，不適合用於串列式事件。 SIMPLIS在單一次的一般模擬下，無法使用multi-core的功能。 SIMetrix在單一次的一般模擬下，有支援multi-core的功能。但僅在設計龐大的IC時才顯得有優勢。對於用在power supply的模擬方面，沒有太大的優勢。因power supply的模擬，大多非並列式的事件，而是串列式的事件。對於multi-core模擬來說，並列式的事件才可凸顯其效果。
Q40：如何解決因分析過程出現的out of memory問題?錯誤資訊為***Fatal error, out of memory***。
 A40：為了確認使用者電路的設計，建議使用者提供完整電路圖以協助確認問題。推測可能是使用者電路的設計不恰當，使模擬速度緩慢且耗費大量time step，導致記憶體被耗盡。由於目前只拿到最上層電路的部分，控制IC的部分似乎不見了，為了能夠模擬確認，必須有完整的電路圖(包含子電路)。 最上層電路檔案為 ''sim_clam'' ，而其它的檔案(子電路)也被包含在附件。先使用sim_clamp來驗證先前所提到的問題。 sim_clamp執行的非常緩慢，因電路的設計，使SIMPLIS模擬過程是用大量的微小時間常數完成。在sim_clamp電路中，有相當多的子電路架構都如下圖所示:  開關S4的導通電阻(500m Ohm)、電容C13並聯電阻(1m Ohm)、電容C13的電容值(500fC)，形成的時間常數為0.5e-15，如此微小的時間常數使SIMPLIS需用大量的time step完成模擬，同時造成下列兩點: 1)模擬速度非常慢，因需使用大量的time step來完成模擬。 2)由於大量的time-step，使得模擬時產生巨大的資料量，這些資料量將會使得記憶體不足。 若使用者選擇更實際的導通電阻及並聯電阻，例如不選1m Ohm而選100 Ohm，將有效降低time step所造成的影響。
Q41：對一般的元件可點滑鼠左鍵兩下，開啟該元件的介面以設定參數，然而對官網範例檔案LLC_Open_Loop.sxsch的元件卻不適用?點擊最左邊的直流電源V4兩下想修改其電壓值，卻出現Error message” Error : Cannot find vector of name '{VIN}'”。同樣的，點擊中間的變壓器TX1兩下想修改其參數，也出現Error message” Error : Cannot find vector of name '{N}'”。
 A41： 請參考範例檔案中的說明文字(位於電路上方,說明如下所圖示)，在電路圖上按鍵盤''F11''，以進行參數的設定。
使用者可以進入電路圖的F11視窗，藉由設定這些參數，達到改變輸入電壓與變壓器的匝數比。更多有關參數教學，請見下列連結網址: 5.0 About Parameters
Q42：為何已經正常安裝SIMetrix/SIMPLIS Elite license，但有時候卻無法正常使用Verilog的 功能? A42：若使用者有數個SIMetrix/SIMPLIS的license，但只有一個SIMetrix/SIMPLIS Elite license，極度有可能另外一位使用者已經驗證且佔據了Verilog_A與Verilog-HDL中的va及vl功能。我們可以同時進行下列其中之一的方法達到驗證 (a)令所有的使用者關閉的使用者端的SIMetrix/SIMPLIS，並使那位特定的使用者開啟使用者端已取得Verilog的功能 (b)檢查log file ，以確認是哪個使用者佔據了那個功能。
若使用者選擇了第二個方法，log file通常位於C:\Program Files(x86)\SIMetrix-SIMPLIS-LM\lmgrd.log。若使用者將檔案寄給我，我可以得知功能的存在與否，並確定該功能被誰占用。
若使用者想要為某特定個人或團體使用者保留Elite license的Verilog 功能，使用者將會需要為server建立一個options file。這個option file最簡單的版本將有能力保留相對應的軟件包(packages)給一個團體，如下列所示:
GROUPCASEINSENSITIVE ON GROUP VERILOG_USERS <username_1> <username_2> ... <username_n> RESERVE 1 Package_1N GROUP VERILOG_USERS RESERVE 1 simplis_elitepkg GROUP VERILOG_USERS
若是多數使用者或是使用者不想編輯使用者名稱的情況，透過IP address來定義 HOST_GOUPs 也是可行的(which supports subnets via wildcards)。下列連結為license end user guide(授權最終用戶指南)，在選項文件語法(options file syntax)中，包含了具體的細節。
Q43：使用者嘗試模擬，但得到下列訊息。已將電腦重設兩次，問題仍存在。
 A43： 通常只有在SIMPLIS處理程序於某時間點被暫停的時候，才會得到此訊息。建議使用者重啟電腦，可強制關閉正在執行的SIMetrix/SIMPLIS程序，同時使被佔據的License得到釋放。接著啟動SIMetrix/SIMPLIS並選擇 Help > Check for Updates...以取得，最新版本的軟體。一旦更新後，嘗試再次執行模擬。若無法解決問題，請使用者聯絡管理者將license manager service重新啟動。
Q44：使用者有兩個LAN license，但只考慮增加其中一套DVM的功能。對於這兩個LAN License，使用者仍想使用相同的Mac address。當其中之一個LAN License擁有DVM功 能，如何讓主要工程師使用DVM功能(而不被其他工程師占用此功能)? A44：將不同的license或license功能的許可，限制僅給特定使用者/團體使用，有幾個選項可以參考。 關於使用者只有某些時候需要某特定功能的許可的這種情形，最好建立不同的''捷徑''來啟動SIMetrix/SIMPLIS程式。
為了修正''捷徑''，在捷徑上點滑鼠右鍵並選擇''Properties(屬性)''。選擇''Shortcut(捷徑)''標籤頁，''Target''中SIMetrix.exe路徑後方新增一個flag，在flag與.exe之間應保留一個空白字元。談到該如何使用flag，有兩種方式。
對於7.0版或更新的版本，SIMetrix.exe支援 /r flag，可請求特定產品發布。下列表列出產品版本名稱及相應的flag功能:
SIMetrix Classic (/r DP)
SIMetrix Pro (/r DX)
SIMetrix Elite (/r UX)
SIMetrix/SIMPLIS (/r SP)
SIMetrix/SIMPLIS Pro (/r SP1)
SIMetrix/SIMPLIS Elite (/r SP2)
SIMetrix Classic w/ DVM (/r DP-DVM)
SIMetrix Pro w/ DVM (/r DX-DVM)
SIMetrix Elite w/ DVM (/r UX-DVM)
SIMetrix/SIMPLIS w/ DVM (/r SP-DVM)
SIMetrix/SIMPLIS Pro w/ DVM (/r SP1-DVM)
SIMetrix/SIMPLIS Elite w/ DVM (/r SP2-DVM)
SIMetrix/SIMPLIS Pro w/ SIMPLIS VH (/r SP1-VH)
SIMetrix/SIMPLIS Elite w/ SIMPLIS VH (/r SP2-VH)
SIMetrix/SIMPLIS Pro w/ DVM & SIMPLIS VH (/r SP1-DVM-VH)
SIMetrix/SIMPLIS Elite w/ DVM & SIMPLIS VH (/r SP2-DVM-VH)
對於較舊的版本(7.0以前)或是確切了解需要使用哪項功能的情況，SIMetrix.exe支援 /f flag。/f flag接在一串由豎線分隔功能名稱後方，可令這些被列出名稱之功能被檢查。關於這種辦法的細節，可參考下列連結:
Q45：若一個電路及其子電路是由Verilog code所設計，其中top level電路並未使用到全部定義的子電路，有少數子電路僅被定義而未被使用，使用SIMetrix建立此top level電路的symbol時產生了問題，symbol自行對應到其中一個未使用的子電路，請問是否設定有誤造成?若非設定有誤造成，該如何解決? A45：SIMetrix在建立symbol後，symbol將會對應到Verilog-HDL檔中''任何一個電路模型(包括主電路或子電路)，因此SIMetrix無法有效為Verilog-HDL檔中主要電路創造適當的symbol。 有效的解決方法是，在設計Verilog-HDL檔時，只包含一個電路。若欲模擬的系統龐大，可建立多個不同的Verilog-HDL檔，每個檔中都只包含一個電路，最後再將這些電路整合。但此方法需要注意到同步的問題。
Q46：使用者遇到下列訊息
*** ERRORS REPORTED BY SIMPLIS *** **************************************** <<<<<<<< Error Message ID: 1002 >>>>>>>> input file D:\Server\Project\2015_05_QCP16\2.Simulation\CP16\Simplis model\PVCCIN_CPU\SIMPLIS_Data/TPS53679_CSD95490_6PH+1PH (VCCIN+VCCSA)_bode.deck, line 256: .SUBCKT CP16_MB_1228_0830_PI_CPU0_PVCCIN_v1 VRM_0_P VRM_1_P VRM_2_P VRM_3_P VRM_4_P Unexpected entry `VRM_0_P' when end of line is expected. *** END SIMPLIS ERROR REPORT *** 使用者想知道是否建立的model(如下圖)有問題所造成? A46： SIMPLIS的模擬，需要用到的是節點的編號，而非用到節點名稱。這個子電路是使用節點名稱。使用者必須利用SIMPLIS軟體中的ParsePDN Netlist tool
這個工具將ASCII 子電路的節點名稱自動轉換成節點編號。  接著使用者將會自動創造新的symbol，symbol的接腳將會對應到子電路中先前自動產生的節點編號。 在SIMetrix的F11視窗中，定義參數是使用 .param 。在SIMPLIS的F11視窗中，定義參數是使用 .var
Q47：針對Boost practice with slope comp III + summer 檔案，為什麼增加了U5 summer的結果在V5.6和V7.1版卻不收斂? A47：實際上這個電路不穩定，該電路開始以12pSec的週期開始震盪，這是個極度高的頻率。因此，SIMPLIS顯示了正確的事情，但此電路的操作不如使用者預期。若使用者在執行模擬一分鐘後點擊''放棄按鈕(abort button)''，使用者可以得到波形並了解問題。
Q48：檔案" Boost practice with slope comp II "中，使用波形產生器產生理想的鋸齒波V2，在SIMPLIS 7.1版中可得正常的波形如下圖1所示。為何在SIMPLIS 5.6中得到的鋸齒波形不正常，如下圖2所示?請問不同版本為何會有這種差異?
(圖1) 
(圖2) 
A48：從檔案" Boost practice with slope comp II"電路所選用的元件可得知，該電路是使用SIMPLIS 6.0或6.0以後的版本設計的，因此不應該使用SIMPLIS 6.0之前的版本(包括SIMPLIS 5.6版)執行此電路。若使用SIMPLIS 5.6版所附的元件，重新建立此電路並進行模擬，將會得到正常的鋸齒波V2。一般而言，於在舊版SIMPLIS設計的電路可在新版SIMPLIS下執行，因新版與舊版相比，具備更完整的功能及元件庫。
| 
發表於 2021-8-2 17:41:30
